Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-313293

(43) Date of publication of application: 09.11.2001

(51)Int.CI.

HOIL 21/3205

(21)Application number : 2000-132353

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

01.05.2000

(72)Inventor: TAKIZAWA JUN


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor

device having dummy wirings.

SOLUTION: The semiconductor device 100 has wiring layers 20a, 20b and a plurality of dummy wirings 30 provided at the same level as that of the wiring layers 20a, 20b. The dummy wiring 30 has at least one throughhole 32.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

12/28/2005 14:04

0425651783

オキテツンキ シスク チサツ

^°->" 07/13

Searching PAJ

2/2 ページ

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特期200i-313293 (P2001 - 313293A)

(43)公開日 平成13年11月9日(2001.11.9)

(51) Int.Cl.7

酸別配号

FΙ

テーマコート (参考)

H01L 21/3205

H01L 21/88

S 5F033

審査請求 未請求 請求項の数12 OL (全 6 頁)

(21)出願番号 (22)出顧日

特願2000-132353(P2000-132353)

平成12年5月1日(2000.5.1)

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2 丁目4番1号

(72)発明者 瀧澤 順

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内

(74)代理人 100090479

弁理士 井上 一 (外2名)

Fターム(参考) 5F033 HH09 HH18 HH33 JJ09 JJ19

KK09 KK18 KK33 MM01 MM21 NN33 PP15 QQ09 QQ13 QQ3/ QQ48 RR04 RR13 RR14 RR15


SS11 SS21 VV01 XX01 XX37

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 ダミー配線部が形成された半導体装置を提供 する。

【解決手段】 半導体装置100は、配線層20a,2 0bと、配線層20a, 20bと同じレベルに設けられ た、複数のダミー配線部30とを有する。ダミー配線部 30は、少なくとも1つの貫通孔32を有する。



!(2) 001-313293 (P2001-313293A)

【特許請求の範囲】

【請求項1】 配線層と、前記配線層と同じレベルに設けられた、複数のダミー配線部とを有し、

前記ダミー配線部は、少なくとも1つの貫通孔を有する、半導体装置。

【請求項2】 請求項1において、

前記ダミー配線部の周縁部は、連続している、半導体装置。

【請求項3】 請求項1または2において、

前記ダミー配線部の平面形状は、六角形である、半導体 装置。

【請求項4】 請求項3において、

前記貫通孔の平面形状は、六角形である、半導体装置。 【請求項5】 請求項3において、

前記貫通孔の平面形状は、三角形である、半導体装置。 【請求項6】 請求項1または2において、

前記ダミー配線部の平面形状は、四角形である、半導体装置。

【請求項7】 請求項6において、

前記貫通孔の平面形状は、四角形である、半導体装置。

【請求項8】 請求項1~7のいずれかにおいて、 前記ダミー配線部は、所定の間隔を置いて配置されてい る、半導体装置。

【請求項9】 請求項1~8のいずれかにおいて、 前記グミー配線部は、互いに等間隔に配置されている、 半導体装置。

【請求項10】 請求項1~8のいずれかにおいて、 前記ダミー配線部の周縁部の幅は、設計上の最小配線幅 以上2μm以下である、半導体装置。

【請求項11】 請求項1~10のいずれかにおいて、 前記ダミー配線部は、隣り合うダミー配線部が接するよ うにして形成されている、半導体装置。

【請求項12】 請求項1~11のいずれかにおいて、 前記配線層は、金属からなる、半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関し、特に配線層を有する半導体装置に関する。

[0002]

【背景技術】現在、半導体装置においては、高集積化および微細化を図ることを目的として、配線層を多層にわたって形成している。配線層間には、層間絶縁層が形成される。この層間絶縁層は、化学的機械的研磨法(CMP法)により、平坦化される。

【0003】ところで、CMP法により、層間絶縁層の平坦性をより向上させることを目的として、図5に示すように、同一レベルの金属配線層において、密に形成された金属配線層120aと、孤立した金属配線層120bとの間に、金属配線層と同一工程で、ダミー配線部130を形成する技術が提案されている。

【0004】しかし、ダミー配線部130を形成すると、ダミー配線部130が、ダミー配線部130より下のレベルに形成された素子(たとえば配線層114)と平面的に重なり合うことになる。この場合、ダミー配線部130より下のレベルに形成された素子(たとえば配線層114)を外観検査する際に、光学顕微鏡による観察が困難となる。

[0005]

【発明が解決しようとする課題】本発明の目的は、ダミー配線部が形成された半導体装置を提供することにある。

[0006]

【課題を解決するための手段】本発明の半導体装置は、 配線層と、前記配線層と同じレベルに設けられた、複数 のダミー配線部とを有し、前記ダミー配線部は、少なく とも1つの貫通孔を有する。

【0007】本発明によれば、ダミー配線部は、貫通孔を有する。このため、ダミー配線部が貫通孔を有しない場合に比べて、ダミー配線部より下のレベルにある素子が、ダミー配線部によって平面的に重なる領域が減る。このため、ダミー配線部より下のレベルにある素子を、光学顕微鏡で観察するのが容易となる。

【0008】前記ダミー配線部の周縁部は、連続していることができる。

【0009】前記ダミー配線部の平面形状は、次の態様をとることができる。

【0010】(1)前記ダミー配線部の平面形状は、六角形であることができる。ダミー配線部の平面形状が六角形であることにより、ダミー配線部を最密に配置することができる。また、CMP法による絶縁層の研磨の際に、研磨布の円運動に対するストレスに強い。すなわち、ダミー配線部に、種々の方向からの研磨圧力をより確実に吸収させることができる。

【0011】この場合、貫通孔の平面形状は、六角形であることが好ましい。これにより、ダミー配線部における、貫通孔による開口面積を、他の形状に比べて大きくすることができる。

【0012】また、貫通孔の平面形状は、三角形であることができる。これにより、ダミー配線部の各辺に対応した位置に、貫通孔を形成することができる。

【0013】(2)前記ダミー配線部の平面形状は、四角形であることができる。ダミー配線部の平面形状が四角形の場合には、前記貫通孔の平面形状は、四角形であることが好ましい。この場合、貫通孔の平面形状が四角形であることにより、ダミー配線部における、貫通孔による開口面積を、他の形状に比べて大きくすることができる

【0014】前記ダミー配線部は、所定の間隔を置いて 配置されることができる。前記ダミー配線部は、互いに 等間隔に配置されることが好ましい。ダミー配線部が互 !(3) 001-313293 (P2001-313293A)

いに等間隔に配置されることで、ダミー配線部に均等に 研磨圧力を分散させることができる。

【0015】前記ダミー配線部の周縁部の幅は、パターニングの精度、ダミー配線部の機械的強度などを考慮して規定され、たとえば設計上の最小配線幅(最小デザインルール)以上2μm以下である。ダミー配線部の周縁部の幅が2μmを超えると、ダマシン配線の場合には、ダミー配線部のディッシング量が大きくなる傾向がある。

【0016】隣り合う前記ダミー配線部は、接するようにして形成されることができる。

【0017】本発明の半導体装置は、前記配線層が、金属からなる場合に、特に有用である。

[0018]

【発明の実施の形態】以下、本発明の好適な実施の形態 について、図面を参照しながら説明する。

【0019】[半導体装置]図1は、半導体装置を模式的に示す断面図である。

【0020】半導体装置100において、シリコン基板 10の表面には、半導体素子(たとえばMOSFE T)、配線層および素子分離領域(図示せず)が形成されている。

【0021】シリコン基板10の上に、第1の層間絶縁層12、第2の層間絶縁層16および第3の層間絶縁層40が順次形成されている。第1の層間絶縁層12と第2の層間絶縁層16と第1の配線層14が形成されている。第2の層間絶縁層16と第3の層間絶縁層40との間には、第2の配線層20が形成されている。第2の配線層20は、デバイスの設計上、互いに密に形成された配線層20は、デバイスの設計上、互いに密に形成された配線層20は、近立した配線層20とが形成されている。互いに密に形成された配線層20とと、孤立した配線層20との間には、複数のダミー配線部30が形成されている。なお、第1の配線層14のレベルにおいても、ダミー配線部を形成することができる。

【0022】以下、ダミー配線部30が形成されているレベルの平面構造について説明する。図2は、ダミー配線部30が形成されているレベルの平面を模式的に示す断面図である。

【0023】ダミー配線部30は、貫通孔32を有する。ダミー配線部30が貫通孔32を有することで、ダミー配線部30より下のレベルにある第1の配線層14が、ダミー配線部30によって平面的に重なる領域を減らすことができる。貫通孔32は、ダミー配線部30の周縁部34が連続するように形成されることができる。ダミー配線部30間の間隔G10は、たとえば設計上の最小の配線間隔以上2μm以下、好ましくは1~2μmである。ダミー配線部30は、互いに等間隔で形成されることが好ましい。これにより、ダミー配線部30

に研磨圧力を均等に分散させることができる。

【0024】ダミー配線部30の周縁部34の幅W10は、パターニングの精度、ダミー配線部の機械的強度などを考慮して規定され、たとえば設計上の最小配線幅以上 2μ m以下、好ましくは $1\sim2\mu$ mである。

【0025】ダミー配線部30の平面形状は、特に限定されないが、たとえば、六角形、好ましくは正六角形を挙げることができる。ダミー配線部30を最密に配置するこ角形の場合には、ダミー配線部30の平面形状が六角形の場合には、ダミー配線部30は、CMP法による絶縁層の研磨の際に、研磨布の円運動に対するストレスに強い。すなわち、種々の方向からの研磨圧力を、より確実にダミー配線部30に吸収させることができる。

【0026】貫通孔32の平面形状は、特に限定されない。ダミー配線部30の平面形状が六角形の場合には、貫通孔32の平面形状は、たとえば六角形、好ましくは正六角形である。貫通孔32の平面形状が六角形であることにより、他の形状に比べて、貫通孔32の面積を大きくすることができる。

【0027】(作用効果)以下、本実施の形態に係る半導体装置の作用効果を説明する。

【0028】本実施の形態においては、ダミー配線部30において、貫通孔32が形成されている。ダミー配線部30に貫通孔32が形成されていることにより、貫通孔32を形成しない場合に比べて、ダミー配線部30より下のレベルにある素子(たとえば第1の配線層14)が、ダミー配線部30によって平面的に隠される領域が減る。このため、ダミー配線部30より下のレベルにある素子を、光学顕微鏡で観察するのが容易となる。

【0029】[半導体装置の製造方法]

(製造プロセス)次に、実施の形態に係る半導体装置の 製造プロセスについて説明する。図3は、本実施の形態 に係る半導体装置の製造工程を模式的に示す断面図であ る。

【0030】まず、図3(a)を参照しながら説明する。半導体基板(たとえばシリコン基板)10の表面に、一般的な方法により、半導体素子(たとえばMOSFET)、配線層および素子分離領域(図示せず)を形成する。

【0031】次に、半導体基板10上に、公知の方法により、第1の層間絶縁層12を形成する。その後、第1の層間絶縁層12に、コンタクトホール(図示せず)を形成する。コンタクトホールは、たとえば異方性の反応性イオンエッチングにより形成される。コンタクトホール内に、公知の方法により、コンタクト層(図示せず)を形成する。コンタクト層は、たとえば、タングステンプラグ、アルミニウム合金層からなる。

【0032】次に、第1の層間絶縁層12の上に、公知の方法により、所定のパターンを有する第1の配線層1

(4) 001-313293 (P2001-313293A)

4を形成する。

【0033】次に、第1の層間絶縁層12および第1の 配線層14の上に、公知の方法により、第2の層間絶縁 層16を形成する。その後、第1の層間絶縁層12と同 様にして、コンタクトホール(図示せず)を形成し、コ ンタクトホール内にコンタクト層(図示せず)を形成す る。

【0034】次に、第2の層間絶縁層16の上に、導電層22を形成する。導電層22の材質としては、特に限定されず、たとえばアルミニウムと銅との合金、窒化チタン、チタンなどを挙げることができる。導電層22の形成方法としては、特に限定されず、たとえばスパッタリング法を挙げることができる。導電層22の膜厚としては、デバイスの設計により異なるが、たとえば50~700nmである。

【0035】次に、導電層22の上に、所定のパターンを有するレジスト層R1を形成する。レジスト層R1は、第2の配線層20が形成される領域およびグミー配線部30が形成される領域の上方をマスクしている。なお、レジスト層R1は、グミー配線部30において貫通孔32が形成される領域の上方において、開口されている。

【0036】次に、図3(b)に示すように、レジスト層R1をマスクとして、導電層22をエッチングし、所定のパターンを有する第2の配線層20と、ダミー配線部30とを形成する。また、ここで、ダミー配線部30において、貫通孔32が形成される。

【0037】次に、図3(c)に示すように、第2の層間絶縁層16、第2の配線層20およびダミー配線部30の上に、絶縁層42を形成する。絶縁層42の材質としては、たとえば酸化シリコンを挙げることができる。絶縁層42の材質として酸化シリコンを用いた場合には、酸化シリコンにリン、ホウ素などを含有してもよい。絶縁層42の形成方法としては、たとえばCVD法、塗布法を挙げることができる。絶縁層42の膜厚としては、特に限定されず、たとえば500~2000nmである。

【0038】次に、絶縁層42をCMP法により研磨することにより、絶縁層42を平坦化し、図1に示すように、第3の層間絶縁層40を形成する。得られる第3の層間絶縁層40の膜厚は、デバイスの設計により異なるが、たとえば200~600nmである。こうして、半導体装置100が形成される。

【0039】[変形例]本発明は、上記の実施の形態に限定されず、本発明の要旨の範囲で種々の変更が可能である。

【0040】(1)上記の実施の形態においては、所定の間隔をおいて、ダミー配線部30を形成した。しかし、これに限定されず、隣り合うダミー配線部が接した状態で、ダミー配線部を配置してもよい。具体的には、

図4(a)に示すように、ハニカム状に、複数のダミー 配線部30を形成することができる。より具体的には、 第1のダミー配線部の周縁部34aと、第2のダミー配 線部の周縁部34bとが接した状態で、ダミー配線部を 形成することができる。

【0041】(2)上記実施の形態においては、貫通孔32の平面形状は、六角形であった。貫通孔32の平面形状は、六角形以外にも、種々の形状をとることができる。たとえば、図4(b)に示すように、三角形であることができる。貫通孔32の平面形状が三角形であることができる。貫通孔32の平面形状が三角形できる。このため、密に複数の貫通孔32を形成することができる。このため、密に複数の貫通孔32を形成することができる。また、貫通孔32の平面形状が三角形であることにより、対角同士が結ばれた、ダミー配線部30を形成することができる。このため、ダミー配線部30の開孔面積が小さくなるのを抑えつつ、ダミー配線部30の強度を向上させることができる。

【0042】(3) ダミー配線部30の平面形状は、四角形であってもよい。ダミー配線部30の平面形状が四角形である場合には、貫通孔32の平面形状は、図4(c)に示すように、四角形であることが好ましい。ダミー配線部30の平面形状が四角形である場合には、貫通孔32の平面形状が四角形であることにより、より密に複数の貫通孔32を形成することができる。

【0043】(4) ダミー配線部30の周縁部34は、連続していた。しかし、ダミー配線部30の周縁部34は、不連続であってもよい。つまり、ダミー配線部30の周縁部34は、途中で切れていてもよい。

【0044】(5)上記実施の形態においては、ダミー 配線部30は、第2層目の層間絶縁層16の上に形成し た。しかし、これに限定されず、ダミー配線部は、第3 層目以上の層間絶縁層の上に形成してもよい。

【0045】(6)上記実施の形態においては、第2の 配線層20を形成した後、第2の配線層20の上に絶縁 層42を形成し、その絶縁層42を研磨した。しかし、 第2の配線層20およびダミー配線部30は、ダマシン 法により形成されてもよい。具体的には、次のようにし て第2の配線層20およびダミー配線部30を形成する ことができる。第2の層間絶縁層16の上に絶縁層を形 成する。その絶縁層の所定領域に、第2の配線層20お よびダミー配線部30のための開口部を形成する。その 開口部を充填するようにして、導電層を形成する。そし て、その導電層を研磨して、第2の配線層20およびダ ミー配線部30を形成することができる。このようにし て、第2の配線層20およびダミー配線部30を形成す ることにより、孤立した第2の配線層20において、デ ィッシング (dishing) が生じるのを抑えることができ る。また、密に形成された第2の配線層20 aと孤立し た第2の配線層20bとの間の絶縁層において、エロー

(5) 001-313293 (P2001-313293A)

ジョン (erosion) が生じるのを抑えることができる。 この場合、ダミー配線部30の幅は、2μm以下である ことが好ましい。ダミー配線部30の幅が2μmを超え ると、ダミー配線部30のディッシング量が大きくなる 傾向があるからである。


【図面の簡単な説明】

- 【図1】半導体装置を模式的に示す断面図である。
- 【図2】ダミー配線部が形成されているレベルの平面を 模式的に示す断面図である。
- 【図3】半導体装置の製造工程を模式的に示す断面図である。
- 【図4】ダミー配線部の平面形状および貫通孔の平面形状の変形例を示す平面図である。
- 【図5】従来例にかかるダミー配線部による問題点を説明するための図である。


【符号の説明】

- 10 半導体基板
- 12 第1の層間絶縁層
- 14 第1の配線層
- 16 第2の層間絶縁層
- 20 第2の配線層
- 20a 密に形成された第2の配線層
- 20b 孤立した配線層
- 30 ダミー配線部
- 32 貫通孔
- 34 ダミー配線部の周縁部
- 40 第3の層間絶縁層
- 42 絶縁層
- 100 半導体装置





【図2】



(6) 001-313293 (P2001-313293A)

